簡易檢索 / 詳目顯示

回結果列表
研究生： 王其稜
Wang, Chi-Leng
論文名稱： 多通道JPEG 錄影器於系統晶片之實現
Realization of JPEG-Based Multi-Channel Image Recoder on SoC Platform
指導教授： 楊家輝
Yang, Jar-Ferr
學位類別： 碩士
Master
系所名稱： 電機資訊學院 - 電機工程學系
Department of Electrical Engineering
論文出版年： 2004
畢業學年度： 92
語文別： 中文
論文頁數： 64
中文關鍵詞： 多通道 、錄影器
外文關鍵詞： SoC, JPEG
相關次數： 點閱：60  下載：1 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 　　本論文主要是利用高效能的訊號處理晶片來達到快速的JPEG壓縮和解壓縮，和驅動DSC 25 所提供影像週邊裝置:如CCD Control，預覽引擎等，如果我們能提供多方向適當的監控，相對的效率也較高.因此設計一塊四個通道channel）合成一channel 的電路板來做影像輸入。加上在影像處理方面，我們採用DSC 25 影像的處理加速器，並做初步判斷偵測畫面是否有物體在變動並加以儲存，如果把此功能運用在自動提款機上，則可以達到高效率多通道錄影器系統。

    　　The main research of the thesis utilizes DSP with high capacity and efficiency to achieve fast JPEG encoder and decoder, and drive the peripheral image device of DSC25, such as CCD Control , Preview Engine . If we can offer multi-direction and proper control, efficiency is also relatively high .Such that a circuit board with four channels composing a channel is designed as a image input . In addition, we adopt the image accelerator of DSC 25 to deal with the image processing . Furthermore the system can judge and detect the change objects in the picture and store data . If we use this function on the Automatic Teller Machine(ATM), we can the achieve high-efficiency Multi-Channel video recording systems .

    目 錄...................................................... vi 圖目錄................................................... viii 1. 序論......................................................1 1.1 簡介.................................................... 1 1.2 論文大綱................................................ 2 2. 視訊系統硬體架構概要及設計............................... 4 2.1 硬體系統架構概要....................................... .4 2.2 系統實現............................................... .7 2.2 DSC25 SOC 晶片硬體平台簡述..............................10 2.3.1 DSP 核心之特性........................................12 2.3.2 DSP 協助處理器之系統..................................13 2.4 攝影機輸入裝置技術簡介..................................15 2.5 螢幕輸出裝置技術簡介....................................18 3. JPEG 壓縮及解壓縮原理....................................20 3.1 JPEG 壓縮原理.......................................... 20 3.2 DSC25 SOC 晶片實現JPEG 壓縮............................ 22 3.3 快速VLC 實現JPEG 壓縮於DSC25 SOC 晶片.................. 23 3.4 JPEG 解壓縮原理........................................ 28 3.5 DSC25 SOC 晶片實現JPEG 解壓縮.......................... 28 3.6 軟體和碼樹VLD ......................................... 29 3.7 快速JPEG VLD 實現於DSC25 單晶片........................ 33 4. 偵測畫面之儲存裝置實現於DSC25 SOC 晶片...................37 4.1 偵測原理............................................... 37 4.2 偵測系統實現於DSC25 SOC 晶片........................... 39 4.3 偵測變動畫面之儲存裝置系統實現和實驗結果............... 40 5. 網路多通道系統...........................................44 5.1 網路系統 Single Buffer................................. 44 5.2 網路系統Ping-Pong Buffer 架構.......................... 46 5.3 網路系統之實現......................................... 49 6. 實驗結果.................................................57 7. 結論.....................................................61 參考文獻....................................................63

    [1].The ARM RISC Chip – A Programmer’s Guide

    [2].TMS320DSC25 DSP Technical Reference Manual Version 1.1
    - CPU and Peripherals

    [3].KS32C50100 –Micro Controller RISC OLLER Product Overview

    [4].ARM System-on-Chip Architecture Steve Furber

    [5]Advanced Logic System, AQ414 Catalog, http://www.alogics.co.kr/English/products/prod1.htm

    [6].Philips Semiconductors, I2C-BUS Specification, January 1999.http://www.semiconductors.philips.com/buses/i2c/

    [7].Philips Semiconductors, Product specification, SAA7113H 9-bit video input processor, July 1999.

    [8].Philips Semiconductors, Product specification, SAA7121H Digital video encoder, October 2002.

    下載圖示 校內：2005-08-03公開
    校外：2009-08-03公開
    QR CODE