簡易檢索 / 詳目顯示

研究生: 李洸毅
Li, Guang-Yi
論文名稱: 基於G3規格的窄頻電力線通訊類比前端與系統實作
Implementation of Narrow-band PLC System and Analog Front End Based on G3 Specification
指導教授: 蘇賜麟
Su, Szu-Lin
學位類別: 碩士
Master
系所名稱: 電機資訊學院 - 電腦與通信工程研究所
Institute of Computer & Communication Engineering
論文出版年: 2014
畢業學年度: 102
語文別: 中文
論文頁數: 43
中文關鍵詞: G3SyncPspiceFPGAP240 Analog Module窄頻電力線通訊
外文關鍵詞: power-line communication, G3, Orthogonal frequency division multiplexing (OFDM), Xilinx Virtex-4 FPGA development board, P240 Analog Module
相關次數: 點閱:164下載:1
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報
  • G3標準為窄頻電力線通訊實體層規範,其使用調變技術為OFDM,工作頻率範圍為低頻段35.9kHz~90.6kHz。本論文依照G3規格書模擬並實作系統實體層的傳送端與接收端。
    本論文實現了在電力線上基於G3規格的發射機與接收機硬體架構,在硬體實現上使用了Xilinx Virtex-4 FPGA開發板、P240 Analog Module數位轉類比與類比轉數位開發板和自製的電力線類比前端。在發射端使用電腦產生一組經過打散器、通道編碼和交錯器的隨機訊號,將訊號藉由終端機傳輸到FPGA開發板上,在FPGA開發板上經過DQPSK調變、反傅立葉轉換、加上循環字首與Preamble,產生的OFDM訊號經由數位轉類比傳送到類比前端並載到電力線上。接收端使用類比前端接收電力線上的訊號並經由類比轉數位傳送數位訊號到FPGA開發板上,經過訊號同步器、去循環字首、傅立葉轉換和解DQPSK調變後輸出訊號到電腦的終端機上做通道解碼將訊號還原。

    This thesis implements the power-line communication systems with hardware components and simulates power-line communication systems with software. Compare the implementation and simulation results with each other and design the analog front-end circuit after simulation. The specification we used is G3. G3 is a physical layer specification for narrow-band power-line communication. This specification uses orthogonal frequency division multiplexing (OFDM) for data transmission and operates in the low-frequency band, from 35.9 kHz to 90.6 kHz. This thesis implements the hardware architecture of the transceiver based on G3 specification. The on-shelf hardware modules, including Xilinx Virtex-4 FPGA development board and P240 Analog Module , are used for the implementation, but the Analog Front-end is my own realization. Finally, this thesis will test the performance of the overall hardware architecture and discuss the difficulties we met while through the hardware implementation.

    摘要 i 英文延伸摘要 ii 誌謝 viii 目錄 ix 表目錄 x 圖目錄 xi 第一章 序論 1 1.1 電力線通訊介紹 1 1.2 論文組織 3 第二章 G3系統介紹 4 2.1 G3系統架構圖 4 2.2 G3實體層系統參數 5 2.3 G3系統Frame架構 6 2.4 G3系統方塊介紹 8 2.4.1 打散器(Scrambler) 8 2.4.2 里德所羅門碼(Reed Solomon code) 8 2.4.3 迴旋碼(Convolutional code) 9 2.4.4 交錯器(Interleaver) 9 2.4.5 相位差分調變(DPSK Mapping) 10 2.4.6 反傅立業轉換與循環字首(IFFT and CP Addition) 11 2.5 G3系統資料傳輸速率(Data Rate) 12 第三章 G3 接收端設計與同步議題 13 3.1 通道模型 13 3.2 接收端設計 16 3.2.1 起始點時間同步演算法 16 3.2.2 匹配濾波器 18 3.2.3 延遲相關演算法與匹配濾波器比較 21 第四章 G3實體層類比前端實作 23 4.1 傳送端設計 23 4.2 接收端設計 26 4.3 類比前端驗證 30 第五章 G3實體層FPGA實作 33 5.1 硬體實作平台 33 5.2 傳送端 36 5.2.1 傳送端方塊圖 36 5.2.2 傳送端合成報告 37 5.3 接收端 38 5.3.1 接收端方塊圖 38 5.3.2 接收端合成報告 39 5.4 UART傳輸規格介紹 40 5.5 傳輸驗證 41 第六章 結論 42 參考文獻 43

    [1] G3-PLC physical layer specification," ElectriciteReseau Distribution France, Aug. 2009.
    [2] Klaus Dostert, Powerline communications", S&S, 2001
    [3] Manfred Zimmermann and Klaus Dostert, “A Multipath Model for the Powerline Channel", IEEE Trans. Commun., vol.50, pp.553-559, April 2002
    [4] M. Zimmermann and K. Dostert, “Analysis and modeling of impulsive noise in broad-band powerline communications,” IEEE Trans. Electromagn.Compat., vol. EMC-44, no. 1, pp. 249–258, Feb. 2002
    [5] Analog Front-End Design for a Narrowband Power-Line Communications Modem Using the AFE031,” TEXAS INSTRUMENTS, Nov. 2011.
    [6] Virtex-4TM MB Development Board User’s Guide,” XILINX, December 2005.
    [7] P240 Analog Module User Guide, “ AVNET, 2005
    [8] 16-BIT, 500MSPS 2x-8x INTERPOLATING DUAL-CHANNEL DIGITAL-TO-ANALOG CONVERTER (DAC), “ TEXAS INSTRUMENTS, Feb 2005.
    [9] 14-BIT, 125Msps ANALOG-TO-DIGITAL CONVERTER, “ TEXAS INSTRUMENTS, Feb 2007.

    無法下載圖示 校內:2019-09-01公開
    校外:不公開
    電子論文尚未授權公開,紙本請查館藏目錄
    QR CODE