簡易檢索 / 詳目顯示

回結果列表
研究生： 施孟甫
Shih, Meng-Fu
論文名稱： 覆晶封裝底部封膠流場之觀測
Observation of the Filling Flow of Underfill Encapsulation in Flip Chip Package
指導教授： 楊文彬
Young, Wen-Bin
學位類別： 碩士
Master
系所名稱： 工學院 - 航空太空工程學系
Department of Aeronautics & Astronautics
論文出版年： 2008
畢業學年度： 96
語文別： 中文
論文頁數： 207
中文關鍵詞： 覆晶封裝 、底部封膠 、毛細作用 、錫球間距 、邊緣加速效應
外文關鍵詞： Flip Chip Encapsulation, Underfill, Capillary, Bump Pitch
相關次數： 點閱：215  下載：6 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 近年來在電子科技不斷進步下，覆晶封裝要求更小的輪廓與更密集的連接點，面對晶片與基板之間的熱膨脹係數差異，錫鉛隆點更易受到熱應力變化而破壞，毛細力將底部封膠吸入在晶片與基板之間，調和熱膨脹係數的差異，並增加錫鉛隆點的可靠度，避免其在熱應力作用下產生疲勞，均勻的底部封膠充填要同時具備，良好的濕潤性與包圍住錫鉛隆點的品質，避免裂縫與封包的產生。覆晶封裝底部封膠的流動行為在過往研究當中，已有不少實驗與模擬討論底部封膠流動與時間的關係。但對於底部封膠流動時的邊界效應影響，則論述不夠完整，因此在數值模擬底部封膠充填時，無法以較完整的數學式描述實驗觀測到的現象。
    本研究將在透明的覆晶試片中佈植錫鉛隆點，並更動覆晶試片的邊界條件與錫鉛隆點佈植區域，藉此來瞭解在不同錫鉛隆點間距下，毛細力與錫鉛隆點間距關係，與底部封膠充填時更動覆晶試片兩側邊邊界條件，所造成的影響。

    Flip Chip interconnects are used in electronics industry and have inherent advantages over other methods due to its high interconnect density capability, small profiles and good performance. Due to the mismatch of the coefficients of thermal expansion (CTE) between the die and printed circuit board (PCB), the solder joints tend to fail by high thermal stresses. To enhance the reliability of the solder joints, underfill encapsulation is filled to the gap between the chip and substrate around the solder joints by a capillary flow. This underfill material is used to decrease the mismatch between die and PCB. The underfilling process must be carried out carefully to ensure good quality of wetting around the solder joints without any flaws as voids and streaks. Several studies were conducted to investigate the filling flow both in simulation and experiments. However, studies considering boundary effect of the underfill filling process were not reported. In this study, we tried to construct transparent flip chip samples and used this samples to observe the effect of the underfilling flow under different solder bump pitch and different boundary condition.

    圖目錄 V 表目錄 X 第一章：簡介 1 1-1緒論 1 1-1-1覆晶封裝簡介 1 1-2文獻回顧 4 1-3 研究構想與目的 5 1-4 研究方法 6 第二章：實驗原理 8 2-1 微影製程 8 2-1-1 光罩製作 (Mask Fabrication) 8 2-1-2 基板前處理 (Pretreatment) 8 2-1-3 預烤 (Pre-bake) 9 2-1-4 光阻 9 2-1-5 光阻塗佈 (Photoresist Coating) 11 2-1-6 軟烤 (Soft Bake) 12 2-1-7 曝光 (Exposure) 13 2-1-8 曝後烤 16 2-1-9 顯影 (Development) 17 2-1-10 硬烤 (Hard Bake) 18 2-2 蝕刻製程 19 2-2-1 蝕刻基礎 19 2-2-2 濕式蝕刻 (Wet Etching) 20 2-2-3 乾式蝕刻 (Dry Etching) 20 2-2-4 光阻去除 (Photoresist Strip) 23 2-3 金屬化製程 23 2-3-1 物理氣象沈積 (Physical Vapor Deposition，PVD) 24 2-3-2 電鍍成型 (Electro Chemical Plating，ECP) 25 2-4 銲錫隆點成型製程 28 2-4-1 錫鉛隆點製作 - 電鑄 (Electroforming) 成型 29 2-4-2 錫鉛隆點製作 - 網板印刷 (Stencil Printing) 31 2-4-3 錫鉛隆點製作 - 錫球佈植 (Solder Ball Bumping) 31 2-4-4 錫膏 31 2-4-5 錫鉛隆點成型 - 回焊 (Reflow) 34 2-5 覆晶接合 (Flip Chip Bonding，C4) 36 2-5-1 覆晶技術 37 2-5-2 取放裝置 38 2-5-3 焊接點 38 2-5-4 助焊劑使用 39 2-6 覆晶封裝 39 2-6-1 毛細現象 39 2-6-2 點膠路徑 40 2-6-3 底部封膠 41 第三章 實驗設計與方法 43 3-1 晶片與基材製作製程限制 43 3-1-1 晶片與基材製作 - 材料限制 43 3-1-2 晶片與基材製作 - 大小限制 43 3-1-3 晶片製作-隆點底部金屬選擇 43 3-1-4 晶片製作 - 錫鉛隆點材料選擇 44 3-1-5 晶片製作 - 錫鉛隆點製作 44 3-1-6 晶片製作 - 錫球高度 (Solder Bump Height) 45 3-1-7 基材製作 - 頂部金屬隆點 (Top Side Metal；TSM)製作 45 3-2 實驗製程選擇製作 45 3-2-1 實驗試片設計 45 3-2-2 基材選擇 46 3-2-3 底部金屬隆點 (Under Bump Metal；UBM) 選擇 47 3-2-4 底部隆點金屬製作 (Under Bump Metal；UBM) 製作 47 3-2-5 晶片上錫鉛隆點高度 (Bump High) 設計 62 3-2-6 晶片上錫鉛隆點模仁製作 62 3-2-7 錫鉛隆點製作與材料選擇 68 3-2-8 銲錫隆點製作 69 3-2-9 厚膜光阻模仁去除選擇 (Photoresist Strip) 71 3-2-10 厚膜光阻模仁去除製程 72 3-2-11 基材頂部金屬隆點 (Top Surface Metal；TSM) 製作 73 3-3覆晶封裝對準貼合 (Flip Chip Encapsulation Bonding) 73 3-3-1 晶片與基板對準機制 73 3-3-2 晶片與基板貼合機制 73 3-3-3 覆晶封裝對準貼合 74 3-4 底部封膠點膠 (Underfill Dispensing) 製程實驗 79 3-4-1 底部封膠點膠實驗設計 80 3-4-2 底部封膠點膠機制 80 3-4-3 底部封膠點膠製程 80 3-5底部封膠點膠 (Flip Chip Underfill Dispensing ) 實驗 85 3-5-1 電漿轟擊修正接觸角與清洗表面助焊劑與否流場觀測 85 3-5-2 覆晶試片錫鉛隆點不同間距下流場觀測 87 3-5-3 加入側邊檔板的覆晶試片在不同錫鉛隆點間距下流場觀測 92 3-5-4 覆晶試片錫鉛隆點不同間距下邊緣繞膠長度 99 3-5-5 全區域佈植錫鉛隆點覆晶試片不同間距下流場觀測 101 第四章 實驗討論 109 4-1 晶片與基材材料討論 109 4-1-1 晶片與基材材料選擇 109 4-1-2 晶片與基材材料選擇討論 110 4-2 底部金屬隆點 (Under Bump Metal；UBM) 討論 112 4-2-1 底部隆點金屬製作金屬化討論 113 4-2-2 底部隆點金屬製作微影製程討論 120 4-2-3 底部隆點金屬製作蝕刻製程討論 124 4-3 晶片上錫鉛隆點 (Solder Bump) 討論 126 4-3-1 錫鉛隆點 (Solder Bump) 高度與製程可行性討論 126 4-3-2 錫鉛隆點製作選擇討論 149 4-3-3 厚膜光阻模仁去除選擇 (Photoresist Strip) 討論 158 4-4覆晶封裝對準貼合實驗討論 161 4-4-1 對準貼合流程討論 (1) 161 4-4-2 對準貼合流程討論 (2) 165 4-5 底部封膠點膠實驗製程討論 166 4-5-1 底部封裝點膠流程討論 167 4-5-2 底部封膠點膠實驗設計討論 169 4-6底部封膠點膠實驗 171 4-6-1 電漿轟擊修正接觸角與清洗表面助焊劑流場觀測 172 4-6-2 覆晶試片錫鉛隆點不同間距下流場觀測 172 4-6-3 加入側邊檔板的覆晶試片在不同錫鉛隆點間距下流場觀測 176 4-6-4 覆晶試片錫鉛隆點不同間距下邊緣繞膠長度 180 4-6-5 全區域佈植錫鉛隆點覆晶試片不同間距下流場觀測 183 4-6-6 不同錫鉛隆點間距與是否加入側邊檔板流場比較 187 4-6-7 全區域佈植錫鉛隆點覆晶試片邊緣繞膠觀測 191 第五章 結論與建議 195 5-1 底部封膠流場研究 195 5-1-1 覆晶封裝毛細力與錫鉛隆點間距關係討論 195 5-1-2 覆晶封裝底部封膠繞膠現象討論 195 5-1-3 邊緣效應討論 196 5-2 底部封膠充填封包產生結論 196 5-2-1 底部封膠材料與流場設計 197 5-2-2 前段製程乾淨與否 197 5-2-3 基材與晶片所使用材料 197 5-3 覆晶試片製作與點膠討論 197 5-3-1 覆晶試片製作討論 197 5-3-2 覆晶封裝點膠討論 198 5-3-3 覆晶試片製作改善建議 198 5-3-4 覆晶貼合製程改善建議 200 5-3-5 覆晶封裝點膠建議 201 圖目錄 圖1-1 覆晶封裝示意圖 3 圖1-2 錫鉛隆點示意圖 3 圖1-3 錫鉛隆點下毛細力與阻力關係 7 圖1-4 繞膠長度示意圖 7 圖2-1 光阻塗佈示意圖 12 圖2-2 光阻塗佈機示意圖 12 圖2-3 接觸法與鄰近法曝光 14 圖2-4 駐波效應 16 圖2-5 光阻熱流動 18 圖2-6 電漿蝕刻壓力、射頻、磁場關係 22 圖2-7 乾式蝕刻示意圖 22 圖2-8 電子束蒸鍍示意圖 24 圖2-9 治具對電場影響大小 30 圖2-10 錫63-鉛37合金兩相圖 33 圖2-11 回焊過程加熱曲線 35 圖3-1 電子束蒸鍍機 48 圖3-2 電鑄銅電鑄槽 50 圖3-3 電鑄槽示意圖 50 圖3-4 鈉玻璃基材金屬化 52 圖3-5 光阻塗佈機 54 圖3-6 單面曝光機 55 圖3-7 單面曝光機操作面板 56 圖3-8 正片光罩 200 ～325 56 圖3-9 感應式耦合型電漿系統 59 圖3-10 蝕刻後晶片外觀 61 圖3-11 錫鉛隆點成型 72 圖3-12 覆晶貼合機DC-2200 APM PLUS 75 圖3-13 覆晶貼合機機構 75 圖3-14 晶片真空吸嘴 76 圖3-15 助焊劑沾塗平台 76 圖3-16 回焊爐 79 圖3-17 點膠機構與CCD對位系統 82 圖3-18 電漿清洗與否覆晶流場差異 86 圖3-19 錫鉛隆點間距325 與300 底部封膠流前 89 圖3-20 錫鉛隆點間距250 與225 底部封膠流前 91 圖3-21 加入檔板錫鉛隆點間距325 與300 底部封膠流前 94 圖3-22 加入檔板錫鉛隆點間距275 與250 底部封膠流前 96 圖3-23 加入檔板錫鉛隆點間距225 與200 底部封膠流前 98 圖3-24 不同錫鉛隆點間距下底部封膠側邊繞膠情形 100 圖3-25 全區域錫鉛隆點佈植示意圖 102 圖3-26 全區域覆晶試片在錫鉛隆點間距325 、300 流場觀測 104 圖3-27 全區域覆晶試片在錫鉛隆點間距275 、250 流場觀測 106 圖3-28 全區域覆晶試片在錫鉛隆點間距225 、200 流場觀測 108 圖4-1 銅基材受熱性質變化 112 圖4-2 黏著層與導電層厚度差異進行蝕刻情形 116 圖4-3 不同電流密度下電鍍銅 118 圖4-4 多點電流電鍍與基板表面未處理氧化 120 圖4-5 JSR-THB-151N雙疊層塗佈實驗結果 131 圖4-6 灌注法模具 132 圖4-7 灌注模具實驗結果 132 圖4-8 JSR-THB-151N曝光能量顯影時間更動實驗結果 136 圖4-9 JSR-THB-151N 錫鉛隆點成型 137 圖4-10 JSR-THB-151N 回焊後光阻去除 138 圖4-11 GA-40曝光量60 141 圖4-12 GA-40曝光量80 142 圖4-13 GA-40曝光能量40 144 圖4-14 高速顯影機 146 圖4-15 超音波隔水輔助顯影測試結果 147 圖4-16 超音波震盪顯影結果 148 圖4-17 胺基磺酸鎳電鑄系統 151 圖4-18 表面研磨機 153 圖4-19 胺基磺酸鎳電鑄隆點成型 154 圖4-20 錫鉛隆點網板印刷製作 157 圖4-21 簡易對準貼合機構 164 圖4-22 三軸移動機構 164 圖4-23 錫鉛隆點間距300ΜM與225ΜM底部封膠流前 174 圖4-24 錫鉛隆點間距325ΜM與250ΜM底部封膠流前 175 圖4-25 不同錫鉛隆點間距下底部封膠流動距離與時間關係 176 圖4-26 覆晶試片加入檔板時間180秒流場觀測 178 圖4-27 覆晶試片加入檔板時間840秒流場觀測 179 圖4-28 加入檔板後不同錫鉛隆點間距底部封膠流動距離與時間關係 180 圖4-29 不同錫鉛隆點間距下底部封膠側邊繞膠情形 182 圖4-30 全區域佈植錫鉛隆點覆晶試片流場觀測180秒 184 圖4-31 全區域佈植錫鉛隆點覆晶試片流場觀測480秒 185 圖4-32 錫鉛隆點佈植全區域與是否 時間240秒 186 圖4-33 全區域佈植錫鉛隆點 不同錫鉛隆點間距底部封膠流動距離與時間關係 187 圖4-34 不同錫鉛隆點間距與是否加入側邊檔板時間120秒 189 圖4-35 不同錫鉛隆點間距與是否加入側邊檔板時間480秒 190 圖4-36 單筆膠量30MG與單筆膠量20MG繞膠行為比較 193 圖4-37 錫鉛隆點間距在不同時間繞膠情形變化 194 表目錄 表3-1 電子束蒸鍍參數 48 表3-2 硫酸銅鍍液組成 49 表3-3 硫酸銅電鍍控制變因 51 表3-4 硫酸銅電鍍參數 51 表3-5 HMDS旋佈參數 54 表3-6 AZ-4620旋佈參數 54 表3-7 感應式耦合型電漿系統鉻蝕刻參數 59 表3-8 負型乾式厚膜光阻GA-40材料基本參數 63 表3-9 感應式耦合型電漿系統灰化參數 67 表3-10 低溫錫鉛SN 63 - PB 37材料性質 69 表3-11 回焊爐溫度區段 78 表3-12 底部封膠性質 81 表3-13 底部封膠劃膠膠量與時間控制 83 表3-14 底部封膠劃膠參數 84 表3-15 電漿轟擊清洗參數 85 表3-16 全區域底部封膠劃膠膠量與時間控制 102 表4-1 硫酸銅鍍液組成 117 表4-2 電鍍控制變因 117 表4-3 電鍍銅參數 119 表4-4 厚膜光阻厚度比較 126 表4-5 JSR-THB-151N 厚度80ΜM塗佈參數 128 表4-6 JSR-THB-151N 厚度135ΜM塗佈參數 130 表4-7 JSR-THB-151N軟烤參數 134 表4-8 胺基磺酸鎳鍍液組成 150 表4-9 電鍍鎳控制變因 150 表4-10 電鍍鎳參數 152 表4-11 電鍍網版鎳參數 155

    1. Han, S.J. and K.K. Wang, Study on the pressurized underfill encapsulation of flip chips. Ieee Transactions on Components Packaging and Manufacturing Technology Part B-Advanced Packaging, 1997. 20(4): p. 434-442.

    2. Han, S.J. and K.K. Wang, Analysis of the flow of encapsulant during underfill encapsulation of flip-chips. Ieee Transactions on Components Packaging and Manufacturing Technology Part B-Advanced Packaging, 1997. 20(4): p. 424-433.

    3. Nguyen, L., et al., Underfill of flip chip on laminates: Simulation and validation. Ieee Transactions on Components and Packaging Technologies, 1999. 22(2): p. 168-176.

    4. Fine, P., B. Cobb, and L. Nguyen, Flip chip underfill flow characteristics and prediction. Ieee Transactions on Components and Packaging Technologies, 2000. 23(3): p. 420-427.

    5. Lantasov, Y., R. Palmans, and K. Maex, New plating bath for electroless copper deposition on sputtered barrier layers. Microelectronic Engineering, 2000. 50(1-4): p. 441-447.

    6. Young, W.B., Anisotropic behavior of the capillary action in flip chip underfill. Microelectronics Journal, 2003. 34(11): p. 1031-1036.

    7. Wan, J.W., W.J. Zhang, and D.J. Bergstrom, Influence of transient flow and solder bump resistance on underfill process. Microelectronics Journal, 2005. 36(8): p. 687-693.

    8. Wang, J.L., Flow time measurements for underfills in flip-chip packaging. Ieee Transactions on Components and Packaging Technologies, 2005. 28(2): p. 366-370.

    9. Young, W.B. and W.L. Yang, Underfill of flip-chip: The effect of contact angle and solder bump arrangement. Ieee Transactions on Advanced Packaging, 2006. 29(3): p. 647-653.

    10. Ha, S.S., et al., Interfacial reaction and joint reliability of fine-pitch flip-chip solder bump using stencil printing method. Microelectronic Engineering, 2007. 84(11): p. 2640-2645.

    11. Wang, J., The effects of rheological and wetting properties on underfill filler settling and flow voids in flip chip packages. Microelectronics Reliability, 2007. 47(12): p. 1958-1966.

    12. Vempati Srinivasa Rao, V.K., Seung Wook Yoon, Andrew A O Tay, A thick photoresist process for advanced wafer level packaging applications using JSRTHB151N negative tone UV photoresist. Journal of mircomechanics and mircoenfineering, 2006.

    13. Jung, S.W., J.P. Jung, and Y. Zhou, Characteristics of Sn-Cu solder bump formed by electroplating for flip chip. Ieee Transactions on Electronics Packaging Manufacturing, 2006. 29(1): p. 10-16.

    14. Jang, S.Y. and K.W. Paik, Eutectic Sn/Pb solder bump and under bump metallurgy: interfacial reactions and adhesion. Soldering & Surface Mount Technology, 1998. 10(3): p. 29-+.

    15. Hong, S.M., et al., Fluxless wetting properties of one-side-coated under bump metallurgy and top surface metallurgy. Journal of Electronic Materials, 2001. 30(8): p. 937-944.

    16. Jang, G.Y., et al., Mechanism of interfacial reaction for the Sn-Pb solder bump with Ni/Cu under-bump metallization in flip-chip technology. Journal of Electronic Materials, 2004. 33(10): p. 1118-1129.

    17. Joshi, R., Chip on glass-interconnect for row/column driver packaging. Microelectronics Journal, 1998. 29(6): p. 343-349.

    18. Chan, Y.C., et al., Effect of underfill entrapment on the reliability of flip-chip solder joint. Journal of Electronic Packaging, 2004. 126(4): p. 541-545.

    19. Wong, C.P., M.B. Vincent, and S. Shi, Fast-flow underfill encapsulant: Flow rate and coefficient of thermal expansion. Ieee Transactions on Components Packaging and Manufacturing Technology Part A, 1998. 21(2): p. 360-364.
    20. Nysaether, J.B., P. Lundstrom, and J. Liu, Measurements of solder bump lifetime as a function of underfill material properties. Ieee Transactions on Components Packaging and Manufacturing Technology Part A, 1998. 21(2): p. 281-287.

    21. Wan, J.W., W.J. Zhang, and D.J. Bergstrom, Recent advances in modeling the underfill process in flip-chip packaging. Microelectronics Journal, 2007. 38(1): p. 67-75.

    22. Shen, Y.K., et al., Resin flow characteristics of underfill process on flip chip encapsulation. International Communications in Heat and Mass Transfer, 2004. 31(8): p. 1075-1084.

    23. Wang, J.L., Underfill of flip chip on organic substrate: viscosity, surface tension, and contact angle. Microelectronics Reliability, 2002. 42(2): p. 293-299.

    24. Peng, H.W., et al., Underfilling fine pitch BGAs. Ieee Transactions on Electronics Packaging Manufacturing, 2001. 24(4): p. 293-299.

    25. 林佑信, 積體電路中金屬化製程之電鍍銅沈積之研究. 私立中原大學化學工程學系, 民國90年7月.

    26. 吳志豪, 覆晶接合無電鍍鎳底層金屬成長之控制. 國立成功大學材料科學及工程學系, 民國91年6月.

    27. 張千惠, 高密度IC封裝之模流分析. 私立中原大學機械工程學系, 民國91年7月.

    28. 林文山, 覆晶封裝底部封膠技術之研究. 國立成功大學航空太空工程研究所, 民國92年6月.

    29. 施伯錚, 錫銀銅系無鉛焊錫與Cu/Ni-P/Au基板之介面接合行為. 國立成功大學材料科學及工程學系, 民國92年6月.

    30. 沈姿吟, 覆晶底部充填流動特性之研究. 國立成功大學工程科學學系, 民國92年6月.

    31. 蔡琬琪, 無鉛無助焊劑錫金焊料推力及介面微結構之研究. 國立中山大學光電工程研究所, 民國92年6月.

    32. 林瑋辰, 以電鍍製作焊錫隆點之電性與材料反應. 國立成功大學材料科學及工程學系, 民國92年6月.

    33. 林建泰, 覆晶接合焊錫隆點及其底部金屬之研究. 國立成功大學材料科學及工程學系, 民國93年6月.

    34. 張弘超, 射出成型製程參數對微特徵孔徑充填之影響. 國立成功大學航空太空工程研究所, 民國93年6月.
    35. 賴成展, 覆晶封裝底部填膠之流動分析. 私立中原大學機械工程學系, 民國93年7月.

    36. 林晃業, 微米級結構射出成型之研究. 國立成功大學航空太空工程研究所, 民國94年6月.

    37. 黃怡文, 微射出成型曲面模仁之研究. 國立成功大學航空太空工程研究所, 民國96年6月.

    38. Frank M, W., Viscous Fluid Flow The McGraw Hill Companies,inc, 1991.

    39. Xiao, H., 半導體製程技術導論. Pearson Education Taiwan Ltd., 2001.

    40. Tummala, R.R., 微系統構裝基礎原理. The McGraw Hill Companies,inc, 2002.

    41. 施敏, 半導體元件物理與製作技術. 國立交通大學出版社, 2002.

    42. Neamen, D.A., 半導體物理及元件. The McGraw Hill Companies,inc, 2003.

    43. 陳建仁, 微機電系統技術與應用. 行政院國家科學委員會機密儀器發展中心, 2003.

    44. 陳佑任, 鍾., IC封裝製程與CAE應用. 全華科技圖書股份有限公司, 2005.

    45. 陳志銘, 陳.陳.林., 電子構裝技術與材料. 高立圖書有限公司, 2005.

    46. 江國寧, 微電子系統封裝基礎理論與應用技術. 滄海書局, 2006.

    47. 莊達人, VLSI製造技術. 高立圖書有限公司, 2006.

    下載圖示 校內：2009-06-06公開
    校外：2009-06-06公開
    QR CODE