美國半導體晶片保護法與我國積體電路電路佈局保護法對積體電路設計的保護存在局限，專利法在保護技術創新上具有顯著優勢，賦予專利權人全面的排他性權利，使其能夠有效保護並商業化其技術創新。此外，專利法對創新性和技術改進的高標準要求，促使企業在研發中投入更多資源，從而推動技術進步。
然而，台灣在積體電路設計領域的專利審查標準過於鬆散，特別是在上位與下位概念的審查上。現行的審查基準過於偏向保護下位概念發明，導致大量資源投入的上位發明未能得到應有的保護，這削弱了原創者的市場競爭力。為解決這一問題，台灣應修法參考美國的審查標準，加強新穎性階段的審查，特別是在審查下位概念發明時，應確保其真正具備創新性，否則應在新穎性階段予以阻擋，避免輕易取得專利。這樣可以確保投入大量資源研發的上位發明者不會因後續技術跟隨者僅需較低研發成本即可在其範圍內取得專利而蒙受損失。
未來，台灣應持續提升專利審查標準，特別是在積體電路設計領域，確保投入大量資源研發的技術創新能夠得到充分保護。政府應考慮提供更多資金與技術支持，加強新創公司與大企業之間的合作，促進技術轉移與創新發展。通過這些措施，台灣可以提升半導體產業的競爭力，促進技術創新與發展，並確保專利制度的公平性與有效性，進一步鞏固台灣在全球半導體市場中的地位和影響力。

The U.S. Semiconductor Chip Protection Act and Taiwan’s Integrated Circuit Layout Protection Act both have limitations when it comes to safeguarding integrated circuit designs. In contrast, patent law offers significant advantages in protecting technological innovations by granting patent holders comprehensive exclusive rights. These rights enable more effective protection and commercialization of technological advancements. Furthermore, the high standards for novelty and inventive steps required under patent law drive companies to invest substantial resources in research and development, thereby fostering technological progress. However, Taiwan’s current patent examination standards in the field of integrated circuit design are overly lenient, particularly regarding the assessment of broader versus narrower concepts. The existing guidelines tend to favor the protection of narrower, lower-level concepts, leaving broader, resource-intensive upper-level inventions inadequately protected, thus weakening the competitive edge of original innovators. To address this issue, Taiwan should consider revising its laws to align more closely with the stricter standards observed in the United States, particularly by strengthening the novelty examination of lower-level concepts. This would ensure that patents are granted only for truly innovative inventions, thereby preventing the easy acquisition of patents that could undermine those who have heavily invested in broader innovations. Moving forward, Taiwan should continue to enhance its patent examination standards, especially in the field of integrated circuit design, to ensure that significant technological innovations receive adequate protection. The government should also consider providing increased funding and technical support, fostering collaboration between startups and large enterprises, and promoting technology transfer and innovation. These efforts would not only bolster Taiwan’s semiconductor industry but also ensure the fairness and effectiveness of its patent system, thereby solidifying Taiwan’s position and influence in the global semiconductor market.

一 中文文獻
(一) 專書（依作者姓氏筆劃排列）
1. 江柏風，半導體產業年鑑，工研院產科國際所，台北市，2019年。
2. 李明逵，矽元件與積體電路製程，全華圖書股份有限公司，台北市，2004年。
3. 吳燦銘，胡昭民，2023超前部署趨勢先端計算機概論，博碩文化，新北市，2022年。
4. 洪慧慧、葉勇、封明亮，傳感器技術及應用，重慶大學電子音像出版社有限公司，中國大陸，2021年。
5. 楊崇森，專利法理論與應用，三民書局，台北市，2012年。
6. 楊智傑，美國專利法與重要判決，五南圖書出版股份有限公司，台北市，2012年。
7. 趙晉枚，蔡坤財，周慧芳，謝銘洋，張凱娜，秦建譜，智慧財產權入門，元照出版有限公司，台北市，2014年。
8. 蔡明誠，專利法，五南圖書出版股份有限公司，台北市，2023年。
9. 劉國讚，專利權範圍之解釋與侵害，元照出版有限公司，台北市，2011年。
10. 劉國讚，專利法之理論與實用，元照出版有限公司，台北市，2012年。
11. 賴源河，貿易保護下之智慧財產權，黎明文化，台北市，1991年。
12. 謝孟玹，簡志勝，IC設計產業發展趨勢分析，工業技術研究院產業經濟與資訊服務中心，台北市，2003年。
13. 謝銘洋，智慧財產權法，元照出版有限公司，台北市，2023年。
(二) 期刊論文（依作者姓氏筆劃排列）
1. 吳惠珍，臺灣半導體產業剖析，臺研兩岸產業與投資，第15期，頁28-30，2000年。
2. 李志升，ISO 26262 車輛功能安全發展淺談，機械亮點專欄，413期，頁2-3，2017年。
3. 林天送，積體電路的發明，科學發展，第447期，頁72-74，2021年。
4. 林鴻志，積體電路技術，科學發展，第451期，頁12-19，2010年。
5. 姚信安，著作權法關於製版權之立法研究，國立中正大學法學集刊，第72期，頁129-187，2021年。
6. 洪麗玲，半導體晶片之保護，私立東吳大學法律學研究所碩士論文，1989年。
7. 張添榜，以實證觀點檢視我國積體電路電路佈局保護法十二年的運作，科技法學評論，第6卷第1期，頁75-111，2009年。
8. 許忠信，WTO 與貿易有關智慧財產權協定之研究－以專利實體法為中心，輔仁法學，第 23 期，頁439-470，2002年。
9. 陳思廷，UNCITRAL電子訂約公約草案之探討與我國因應建議，科技法律透析，第14卷第5期，頁9-14，2002年。
10. 陳志遠，論專利說明書充分揭露之界線—以文獻種類對於「所屬技術領域中具有通常知識者」影響為核心，專利師，36期，頁22-48，2019年。
11. 黃繼遠，莫文偉，鄭銘章，隱形殺手殺手剋星電磁波 VS 電磁波遮蔽材，科學發展，362期，頁18-21，2003年。
12. 楊長峰，淺談積體電路，萬國法律，第81期，頁28-31，1995年。
13. 蔡明誠，專利法制定公布80週年之回顧與展望，智慧財產權月刊，305期，頁12-44，2014年。
14. 德州儀器，積體電路發明者Jack Kilby的傳奇不朽，CTIMES，一月號，頁19，2017年。
15. 蕭雄淋，論半導體晶片之保護--以日本法為中心，中興法學，24期，頁159-185，1987年。
(三) 網路資源（依筆劃依序排列）
1. 陳君朋，加密裝置的電磁分析攻擊，資通安全研究與教學中心暨聯盟 TWISC LEAGUE
https://www.twisc.org/tw/wp-content/uploads/2020/09/%E5%8A%A0%E5%AF%86%E8%A3%9D%E7%BD%AE%E7%9A%84%E9%9B%BB%E7%A3%81%E5%88%86%E6%9E%90%E6%94%BB%E6%93%8A.pdf
(最後瀏覽日2024年7月6號)
2. 經濟部智慧財產局，智慧局新創產業積極型審查申請人資格再鬆綁，2023年12月6日
https://www.moea.gov.tw/MNS/populace/news/News.aspx?kind=1&menu_id=40&news_id=113208
（最後瀏覽日期：2024年7月5日）。
3. 經濟部智慧財產局，國際專利分類下載2024.01版，https://topic.tipo.gov.tw/patents-tw/lp-718-101.html
（最後瀏覽日期：2024年8月10日）。
4. 經濟部智慧財產局，歷年積體電路件數統計表，113年1月11日，https://www.tipo.gov.tw/tw/cp-170-286197-23ac9-1.html
（最後瀏覽日期：2024年8月10日）。
（四）政府資料（依日期依序排列）
經濟部智慧財產局，2014年智慧財產局年報，2014年。
經濟部智慧財產局，第二篇發明專利實體審查，2014年。
經濟部智慧財產局，2015年智慧財產局年報，2015年。
經濟部智慧財產局，2016年智慧財產局年報，2016年。
經濟部智慧財產局，2017年智慧財產局年報，2017年。
經濟部智慧財產局，2018年智慧財產局年報，2018年。
經濟部智慧財產局，2019年智慧財產局年報，2019年。
經濟部智慧財產局，2020年智慧財產局年報，2020年。
經濟部智慧財產局，2021年智慧財產局年報，2021年。
經濟部智慧財產局，2022年智慧財產局年報，2022年。
經濟部智慧財產局，專利審查基準，2022年。
經濟部智慧財產局，2023年智慧財產局年報，2023年。
二 英文文獻
(一) 專書（依作者姓氏之字母順序）
1. Borrus, Michael, James E. Millstein, John Zvsman, Aton Arbisser & Daniel O’Neill., American Industry in International Competition: Government Policies and Corporate Strategies (1st ed., Ithaca, N.Y., Cornell University Press 1983).
2. Chisum, Donald S., Ochoa, Tyler T., Ghosh, Shubha & LaFrance, Mary, Understanding Intellectual Property Law (3rd ed., Dayton, OH, LexisNexis Law School Publishing 2015).
3. Dam, Kenneth W., The Gatt: Law And The International Economic Organization (1st ed., Chicago, IL, University of Chicago Press 1970).
4. Grbovic, Petar J., Ultra-Capacitors in Power Conversion Systems: Applications, Analysis, and Design from Theory to Practice (5th ed., Chichester, West Sussex, UK, IEEE Press/Wiley 2013).
5. Hudec, Robert E., The Gatt Legal System And World Trade Diplomacy (1st ed., New York, Washington, London: Praeger 1975).
6. Thomas, Donald E., & Moorby, Philip R., The Verilog Hardware Description Language (5th ed., New York, NY, Springer 2002).
(二) 期刊論文（依作者姓氏之字母順序）
1. Auer, Dave & Buer, Mark, A Design Flow For Embedding The ARM Processor In An ASIC, Proceedings of Eighth International Application Specific Integrated Circuits Conference, 342-345 (1995).
2. Bocchi, M., Brunelli', C., De Bartolomeis, C., Magagni, L. & Campi, F., A System Level IP Integration Methodology For Fast SOC Design, Proceedings. 2003 International Symposium on System-on-Chip, 127-130 (2003).
3. Castillo, E., Parrilla, L., García, A., Meyer-Baese, U. & Lloris, A., Intellectual Property Protection of IP Cores at HDL Design Level with Automatic Signature Spreading, 2008 International Conference on Advances in Electronics and Micro-electronics, 26-31 (2008).
4. Chen, James C., Rau, Hsin, Sun, Cheng-Ju, Stzeng, Hung-Wen & Chen, Chia-Hsun, Workflow Design and Management for IC Supply Chain, I 2009 International Conference on Networking, Sensing and Control, 697-701 (2009).
5. Cho, Kwanghyun, Kim, Jaebeom, Jung, Euibong, Kim, Sik, Li, Zhenmin, Cho, Young-Rae, Min, Byeong & Choi, Kyu-Myung, Reusable Platform Design Methodology For SoC Integration And Verification, 2008 International SoC Design Conference, 78-81 (2008).
6. Easley, Steven J., Freeman, Eugene E. & Steele, David P., ASIC Design Project Scheduling, Second Annual IEEE ASIC Seminar and Exhibit, 2.1-2,4 (1989).
7. Greenbaum, Eli, Open Source Semiconductor Core Licensing, Harv. J. Law & Tec 131, 157 (2011).
8. Hamour, Mama, Saleh, Resve, Mirabbasi Shahriar & Ivanov, Andre, Analog IP Design Flow for SoC Applications, 2003 IEEE International Symposium on Circuits and Systems, 676-679 (2003).
9. Hansen, Patricia I., Defining Unreasonableness in International Trade: Section 301 of the Trade Act of 1974, Yale Law Journal 1122-1145 (1987).
10. Hsieh, Timothy T., A Bridge Between Copyright and Patent Law: Towards a Modern-Day Reapplication of the Semiconductor Chip Protection Act (2018).
11. Kahng, Andrew B., Lee, Hyein, Li & Jiajia, Measuring Progress and Value of IC Implementation Technology, Proceedings of Eighth International Application Specific Integrated Circuits Conference, 1-8 (2017).
12. Kukkonen, Carl A., The Need to Abolish Registration for Integrated Circuit Topographies Under TRIPS, The Journal of Law and Technology, 105-137 (1997).
13. Lo, H. H., Lee, W. F., Reaz, M. B. I., Hisham, N. & Shakaff, A. Y. M., Design Methodology to Achieve Good Testability of VLSI Chips: An Industrial Perspective, 2008 International Conference on Electronic Design, 1-5 (2008).
14. Long, William J., The U.S.-Japan Semiconductor Dispute: Implications for U.S. Trade Policy, Maryland Journal of International Law, 1-37 (1988).
15. Lu, Nicky C. C., Emerging Technology and Business Solutions for System Chips, 2004 IEEE International Solid-State Circuits Conference, 1-15 (2004).
16. Qi, Han, Jiang, Zheng & Wei, Jia, IP Reusable Design Methodology, ASICON 2001. 2001 4th International Conference on ASIC Proceedings, 756-759 (2001).
17. Radomsky, Leon, Sixteen Years After the Passage of the U.S. Semiconductor Chip Protection Act: Is International Protection Working?, Berkeley Technology Law Journal, 1049-1093 (2000).
18. Samuelson, Pamela & Scotchmer, Suzanne, The Law and Economics of Reverse Engineering, 111 Yale L.J. 1575-1663 (2002).
19. Yu, Peter K., Symposium: Intellectual Property at a Crossroads: The Use of the Past in Intellectual Property Jurisprudence: Currents and Crosscurrents in the International Intellectual Property Regime, 38 Loy. L.A. L. Rev. 323-443 (2004).
（三）網路資源（依標題之字母順序）
1. Semiconductor Industry Association, CHIPS for America Act & FABS Act
https://www.semiconductors.org/chips/
最後瀏覽日期：2024年7月5日）。
2. USPTO, Semiconductor Technology Pilot Program, 2023/12/01
https://www.federalregister.gov/documents/2023/12/01/2023-26340/semiconductor-technology-pilot-program
(最後瀏覽日期：2024年7月5日)
（四）政府資料（依日期依序排列）
1. H.R.Rep.No 98-781, 1984.
2. Congressional Budget Office, GATT Negotiations and U.S. Trade Policy., CBO Study, Y 10.2 :G 28, 1987.
3. National Commission for Employment Policy (DOL), Human Resources and Competitiveness. Report of the Committee on Human Resources, The President's Commission on Industrial Competitiveness., National Commission for Employment Policy (DOL) 1-28, 1987.