| 研究生: |
吳淑貞 Wu, Shu-Chen |
|---|---|
| 論文名稱: |
以遺傳演算法建構邏輯IC代工測試廠之生產排程模式—以A公司為例 Applying Genetic Algorithm to Construct a Production Scheduling Model of Logic IC Testing House: A Case Study |
| 指導教授: |
黃悅民
Huang, Yueh-Min |
| 學位類別: |
碩士 Master |
| 系所名稱: |
工學院 - 工程管理碩士在職專班 Engineering Management Graduate Program(on-the-job class) |
| 論文出版年: | 2008 |
| 畢業學年度: | 96 |
| 語文別: | 中文 |
| 論文頁數: | 63 |
| 中文關鍵詞: | 半導體 、最小總完工延遲時間 、IC測試 、遺傳演算法 、排程 |
| 外文關鍵詞: | Semiconductor, Scheduling, IC test, Minimum Total Tardiness, Genetic Algorithm |
| 相關次數: | 點閱:100 下載:3 |
| 分享至: |
| 查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報 |
IC測試廠最主要的製程項目-「最終測試(Final Test)」,其所使用的設備-「測試機台」成為測試廠最主要的營收來源以及成本發生源,折舊部份佔整個測試廠的營運成本約40%- 50%。因此,提高機台設備總合效率OEE (Overall Equipment Effectiveness)以及準時交貨則成為IC測試廠生產排程以及每日各項作業的首要前提。
本研究以最小總完工延遲時間為績效指標,針對某IC測試廠(A公司)的排程方式進行改良,修改最終測試站的排程法則以及待測試批次作業程序組合的順序,進行尋求較佳解的探討。經過實例驗證,本研究改良A公司排程法則後的排程結果確實顯著優於A公司目前的排程結果。
此外,本研究亦針對待測試批次作業程序組合的順序對排程結果的影響進行探討,並以遺傳演算法架構本研究之排程法則,以進行各種待測試批次作業程序組合排序對排程解影響之演算,實驗證實以遺傳演算法求得之待測試批次作業程序組合的排序可求得排程之最佳解。
Final test is the major process and cost center with 40%~50% cost of good sold in IC testing house. Hence, to maximize overall equipment effectiveness and deliver finished goods to end customers on time are main daily activities especially for scheduling in IC testing house.
The major purpose of this study is to improve both the dispatching rule and the sequence of operations for “A“ company’s scheduling system. Based on experimental results, the enhanced dispatching rule is better on getting shorter tardiness and total processing time.
Moreover, this research analyzes the effect upon the different sequence of operation. We illustrated the results with some statistics graphs. They also demonstrate that Genetic Algorithm is better for sequence of operation and dispatching rule than the initial method which “A” company uses.
參 考 文 獻
中文部分
[1]李威亭,2000年,「邏輯IC最終測試廠之測試機台排程研究」,碩士論文,國立清華大學工業工程與工程管理學系所。
[2]李政傑,1999年,「ASE Test, Inc. Process Introduction 」,日月光半導體股份有限公司。
[3]林大欽,2003年,「邏輯IC測試廠短期生產排程之探討」,碩士論文,國立清華大學工業工程與工程管理學系所。
[4]林豐澤,2005年,「演化式計算下篇:遺傳演算法以及三種應用實例」,智慧科技與應用統計學報,第三卷,第一期,pp. 29-56。
[5]林則孟,2006年,「生產計劃與管理」,華泰出版社。
[6]吳吉政,2001年,「半導體元件測試排程模式之研究」,碩士論文,國立清華大學工業工程與工程管理學系所。
[7]周清江、黃信強,2002年,「運用遺傳演算法於平行機器之工作排程」,資訊管理展望第四卷第一期。
[8]周鵬程,2005年,「遺傳演算法原理與應用」,全華科技圖書。
[9]莊文化,「應用基因演算法於彈性流線型工廠排程之研究」,碩士論文,國立成功大學工業與資訊管理學系在職專班。
[10]陳益參,2003年,「整合IC封裝與IC最終測試之生產規劃系統之構建」,碩士論文,國立交通大學工業工程與管理系所。
[11]郭宜雍,2005年,「結合模擬與智慧搜尋法最佳化多機台流線式製程之排程研究」,博士論文,國立成功大學製造工程研究所博士班。
[12]黃世芬,2001年,「遺傳演算法應用於模糊需求之經濟批量排程問題」,碩士論文,東海大學工業工程研究所。
[13]黃俊龍,2001年,「應用遺傳演算法建立電子裝配業之資源配置決策模式」,碩士論文,東海大學工業工程研究所。
[14]黃信榮,2003年,「記憶體 IC 最終測試廠主生產規劃系統之構建」,碩士論文,國立交通大學工業工程與管理系所。
[15]湯景富,1994年,「半導體廠測試區生產規劃模式之構建」,碩士論文,國立交通大學工業工程與管理系所。
[16]鄭淑真、黃悅民,2002年,「以遺傳演算法求解排程問題」,第七屆人工智慧與應用研討會論文集。
[17]羅盛豪,1995年,「運用基因法則構建半導體測試區現場排程模式」,碩士論文,國立交通大學工業工程與管理系所。
[18]蘇志浩,1998年,「以限制驅導式為基之半導體最終測試廠短期生產排程模式」,碩士論文,國立清華大學工業工程與工程管理學系所。
[19]蘇純繪、翁瑞聰,2004年,「以遺傳演算法求解最小化設置時間單機排程問題」,商管科技季刊第五卷第三期。
英文部分
[20]Chou, F.D. & Wang, H.W. & Chang, P.C, 2008, “A simulation annealing approach with probability matrix for semiconductor dynamic scheduling problem”, Expert System With Application, Vol.38, Issue2.
[21]Goldberg, D.E., 1989, “Genetic algorithms in search, optimization and machine learning”, Reading, MA: Addison Wesley.
[22] Holland, J.H., 1975, “Adaptation in natural and artificial systems”, Ann Arbor, MI:The University of Michigan Press.
[23] Holland, J.H., 1992, “Genetic algorithms”, SCI. Am., pp.66-72.
[24] Michalewicz, Z.,1994, “Genetic algorithm + Data Structures=Evolution Programs”, Berlin: Springer.
[25] Mitchell, M., 1996, ”An introduction to genetic algorithm”, Cambridge, MA:The MIT Press.
[26] Man,T. & Kwong, 1999, ”Genetic algorithm”, Springer.
[27] Wu, J.Z. & Chien, C.F., 2008, “Modeling semiconductor testing job scheduling and dynamic testing machine configuration”, Expert System With Application, Vol.35 , Issue 1-2.
[28] Wu, M.C. & Chang, W.J., 2007, “A Short-term capacity trading method for semiconductor fabs with partnership”, Expert System With Application Vol.33, Issue2.
[29] Wu, M.C. & Chang, W.J., 2008, “A multiple criteria decision for trading capacity between two semiconductor fabs”, Expert System With Application, Vol.35, Issue 3.
[30] Uzsoy, R.& Martin-Vega, L.A.& Lee, C.Y.& Leonard, P.A., 1991, ”Production scheduling algorithms for a semiconductor test facility”, IEEE Transaction on semiconductor manufacturing, Vol.4, No.4.
[31] Ovacik, I.M. & Uzsoy, R., 1996, ”Decomposition method for scheduling semiconductor testing facility ” , International Journal of Flexible Manufacturing Systems, Vol. 8, No.4.
[32] Perry, C.N. & Uzsoy, R., 1993, ”Reactive scheduling of a semiconductor testing facility” , Electronic Manufacturing Technology Symposium, Fifteenth IEEE/CHMT International, Page(s):191 – 194.
參考網址:
[33] Market Watch Website http://www.marketwatch.com/tools/quotes/financials.asp?symb=ASTSF&sid=17016&dist=TQP_Nav_financials