成功大學博碩士論文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	鄭瑞川 Cheng, Jui-Chuan
論文名稱：	系統化設計之管線處理器 Systematic Design of a Pipelined CPU
指導教授：	周哲民 Jou, Jer-Min
學位類別：	碩士 Master
系所名稱：	電機資訊學院 - 電機工程學系碩士在職專班 Department of Electrical Engineering (on the job class)
論文出版年：	2003
畢業學年度：	91
語文別：	中文
論文頁數：	72
中文關鍵詞：	管線化、處理器設計
外文關鍵詞：	pipeline, processor, CPU design
相關次數：	點閱：73 下載：2
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

本篇論文藉由高階合成的理論，以特殊應用積體電路設計的方法為步驟，逐步的建立一套系統化的微處理器設計流程。我們以設計一個5級管線化的ARM指令子集合核心為例，利用硬體描述語言Verilog為工具，並輔以ARM 發展系統軟體（ADS）與Modelsim模擬程式對該 ARM core的功能與行為模式，做進一步的交叉比對模擬與驗證。

This paper introduces a systematic design process of a 32-bit ARM-like 5-stage pipelined microprocessor core. We apply the theories of high level synthesis and adopt the design flow of Application Specific Integrated Circuit (ASIC), step by step to provide a systematic design flow of CPUs design. Our core is written in verilog and simulated in Modelsim , and the test result is verified correctly by ARM Development Suit (ADS).

第一章	簡介	                  1
1-1	研究動機	                  1
1-2	研究方法與目標	         1

第二章	相關研究	                  3
2-1      電腦系統架構	         3
2-2      處理器執行週期	         4
2-3      處理器設計流程	         5
2-4      指令集結構	         6
2-4-1    零位址指令	         8
2-4-2    一位址指令	        10
2-4-3    二位址指令	        11
2-4-4    三位址指令	        12
2-4-5    指令長度	                 13
2-4-6    定址模式	                 14
2-5      精簡指令集架構	        17       
2-6      管線化設計	        18     
22
第22三章	ARM 系統結構              22    
3-1      ARM 與 RISC的比較         22
3-2      ARM 程式設計者模式        22
3-3      ARM 指令集	        25
3-3-1    指令集格式	        25
3-3-2    條件執行	                 25
3-3-3    資料處理指令              26 
3-3-4    乘法指令                  29	  
3-3-5    資料轉移指令              31
3-3-6    分支	                 32
3-4      例外事件處理程序	        33
3-4-1    開始例外處理程序	        33
3-4-2    離開例外處理程序	        33
3-4-3    快速中斷例外 FIQ	        33
3-4-4    中斷例外 IRQ	        33
3-4-5    放棄例外事件 Abort	        34
3-5-6    軟體中斷例外 SWI	        34
3-5-7    未定義指令例外 Und	        34
3-5-8    重新啟動 RESET            34

第四章	ARM 指令子集合核心         35
4-1	資料處理指令設計	         35
4-2	分支與分支鏈結指令設計     41
4-3	乘法指令設計	         44
4-4	資料轉移指令設計	         46
4-5	資料相依的危障	         49
4-6	載入-使用危障	         53
4-7	例外處理	                  55 
4-8	硬體架構	                  59

第五章	實驗結果	                  60
5-1      求最大公因數	         60
5-2      乘法	                  62 
5-3      資料相依測試	         63
5-4      除法	                  65
5-5      泡沫排序	                  67
5-6      中斷測試	                  68 

第六章	結論                       70
                                    

[1] ARM Limited，Web site：http://www.arm.com

[2] S.Furber，ARM system Architecture，Addison-Wesley Longman，1996.

[3] D. Jaggar，ARM Architecture Reference Manual，Prentice Hall，1997.

[4] ‘ARM7 Data Sheet’，Document Number：ARM DDI 0020C，Issued：Dec 1994 ARM Limited，1994.

[5] ‘ARM9TDMI Technical Reference Manual’，Document Number：ARM DDI 0180A，Issued：March 2000 ARM Limited，2000.

[6] D. A. Hennessy and J. L. Patterson，Computer Architecture – A Quantitative Approach，2nd edition，Morgan Kaufmann，San Franciso，CA，USA，1996.

[7] J. L. Patterson and D. A. Hennessy，Computer Organization and Design – The Hardware/Software Interface, Morgan Kaufmann，2nd edition，San Franciso，Ca，USA，1998.

[8] Steve B. Furber, Stephen B. Furber， ARM system-on-chip architecture ，2nd edition，Addison-Wesley，2000.

[9] Mark Gordon Arnold ，Verilog digital computer design : algorithms into hardware，Prentice Hall PTR, 1999.

[10] ‘ARM Developer Suite CodeWarrior IDE Guide’，Document Number：ARM DUI 0065D，Issued：November 2001 ARM Limited，2001.

[11] Daniel D. Gajski，High-Level Synthesis Introduction to Chip and System Design，Kluwer Academic Publishers，1992.

[12] James E. Smith，Implementing Precise Interrupts in Pipelined Processors， IEEE Transactions on Computers Vol. 37，NO. 5，May 1988.

[13] Wade Walker，Interrupt Processing in Concurrent Processors，IEEE Computer Society PP. 36-46，June 1995.

[14] Francisco Barat，Reconfigurable Instruction Set Processors：A Survey，IEEE RSP 2000，June 2000.

[15] Manoj Kumar Jain，ASIP Design Methodologies：Survey and Issues，IEEE VLSID’01 PP. 76-81，Jan. 2001.

校內：2004-08-07公開
校外：2005-08-07公開

簡易檢索 / 詳目顯示

相關論文