三維堆疊之概念為堆疊多個晶片，讓不同功能元件整合在一起，而矽穿孔 (Through Silicon Via, TSV) 技術為三維積體電路之垂直導通的技術，此技術提供內部電力導通與熱通道的解決方案。TSV技術主要分為導孔形成、導孔填充、晶圓薄化、晶圓接合四大製程。本文以TSV晶圓薄化技術之化學機械研磨為主要研究對象，利用田口實驗方法探討化學機械研磨的各項控制參數對於TSV晶片研磨的影響。首先分別探討矽、銅兩種材料之化學機械研磨的移除率，使用田口方法的望大特性分析，探討最佳化的製程參數。再者，設定矽、銅移除率選擇比為2：1，利用田口方法的望目特性分析，探討影響選擇比之關鍵因子，試圖找出以提供研磨液及薄化製程研究開發參考。透過本實驗分析，可以了解矽、銅各別材料的移除率與矽銅移除率選擇比之可調控情形，主要是可以透過控制參數調整加來達成所要之移除率或選擇比。矽之移除率之主要控制參數為機械力，而銅之移除率與選擇比之主要控制參數為化學力。

Abstract
3D stack is stacking multiple chips with different functional components together. Through Silicon Via (TSV) technology is used to make the vertical channels in 3D ICs, which provides the solution of internal electric and heat conduction channels. The TSV technology includes four major processes, via formation, via filling, wafer thinning and wafer bonding. In this thesis, the chemical mechanical polishing for wafer thinning is the primary study object. The Taguchi method is employed to analyze the effects the control parameters on TVS wafer polishing. Firstly, the removal rates of chemical mechanical polishing for silicon and copper are investigated based on the larger-the-better characteristic. Secondly, the selectivity ratio of silicon and copper removal rates is set to be 2:1 and the nominal-the-best characteristic is used to find the key factors, whose result could be utilized as a reference for the development of polishing slurry and the thinning process. From the analysis results of the study, the controlled ability of reaching the desired removal rate and the selectivity ratio by adjusting the controlled parameters could be realized. The primary control parameters of silicon removal rate are mechanical, but the parameters of copper one and the selectivity ratio are chemical.

Keywords: Through Silicon Via, Chemical Mechanical Polishing, Taguchi Method

[1]. 蕭宏，半導體製程技術導論，第十二章化學機械研磨(CMP)，台灣培生教育出版股份有限公司出版，2001年。
[2]. 游淑惠，台灣半導體發展新紀元-3D IC，系統晶片009期，2008年。
[3]. B. Swinnen, E. Beyne, Introduction to IMEC’s research programs on 3D-techology3D-WLP/3D-SIC, imec 2007.
[4]. 詹印豐、顏錫鴻、許明哲，TSV 製程技術整合分析、半導體科技，弘塑科技公司，2010年。
[5]. Michel Puech , Hind Beaujon , DRIE for Through Silicon Via , Alcatel Micro Machining Systems, www.emc3d.org, 2007.
[6]. Tom Ritzdorf and Charles , Void-Free Cu Filling within High Aspect Ratio TSVs, Sharbono Semitool , Inc. EMC-3D Japan/Korea Technical Symposium, 2007.
[7]. 林明智，中央大學，化學工程研究所碩士論文，化學機械研磨的微觀機制探討，2000年。
[8]. 王建榮、林慶福、林必窕 編譯，半導體平坦化CMP技術，全華科技圖書公司，1996年。
[9]. 李輝煌，田口方法 品質設計的原理與實務，高立圖書有限公司出版，2010年。
[10]. G&P TECHNOLOGY, http://www.gnptech.com
[11]. 全華精密，http://www.chuanhua.com.tw/index.asp
[12]. 美商嘉柏微電子材料股份有限公，http://www.cabotcmp.com
[13]. 中國砂輪股份有限公司，http://www.kinik.com/
[14]. 3D IC & TSV Packaging: Market drivers, Cost,
Technologies & Forecasts, ITRI, 2007.
[15]. 3D IC & TSV Interconnects, Yole Developpement, 2008.
[16]. 唐經洲，3D IC 市場機會與技術挑戰，工研院產業學院，2010年。